Integración de alta densidad de transistores de película delgada inorgánica estirable con excelente rendimiento y confiabilidad

Nature Communications volumen 13, Número de artículo: 4963 (2022) Citar este artículo

4565 Accesos

1 Citas

2 Altmetric

Detalles de métricas

Este artículo ha sido actualizado

Los transistores con semiconductores inorgánicos tienen un rendimiento y una fiabilidad superiores en comparación con los transistores orgánicos. Sin embargo, son desfavorables para la construcción de productos electrónicos estirables debido a su naturaleza frágil. Debido a este inconveniente, se han colocado mayoritariamente sobre piezas no estirables para evitar tensiones mecánicas, sobrecargando las interconexiones deformables, que unen estas piezas rígidas, con las tensiones de todo el sistema. Por lo tanto, se debe sacrificar la densidad de integración cuando la capacidad de estiramiento es la primera prioridad, ya que se debe aumentar la parte de los cableados que se pueden estirar. En este estudio, mostramos la integración de alta densidad de transistores de película delgada de óxido que tienen un excelente rendimiento y confiabilidad mediante la integración directa de los dispositivos en cadenas de serpentina estirables para vencer tal compensación. Los transistores integrados no se esconden de la deformación y soportan la tensión hasta en un 100 % por sí mismos; por lo tanto, la densidad de integración se puede mejorar sin sacrificar la capacidad de estiramiento. Esperamos que nuestro enfoque pueda crear componentes electrónicos extensibles más compactos con funcionalidad de alta gama que antes.

La electrónica extensible no solo amplía sus dimensiones, sino también las posibilidades innovadoras y las experiencias creativas de los usuarios. Los skins electrónicos son un ejemplo representativo de tan interesante aplicación1,2,3. Pueden estirarse con los dedos para hacer que los robots se parezcan más a los humanos al sentir texturas y fuerzas. Además, los calentadores conformados pueden calentar a los robots fríos a la temperatura del cuerpo humano para volverlos más familiares y cómodos al tacto3.

Los transistores son bloques de construcción esenciales para este tipo de electrónica extensible, ya que procesan varias señales de entrada y controlan las operaciones de otros componentes4. Existen dos estrategias principales para hacer que estos transistores y circuitos cruciales sean estirables: usar materiales intrínsecamente estirables, incluidos conductores, dieléctricos y semiconductores5,6,7,8,9,10,11, o colocar dispositivos no estirables en islas rígidas y conectar estas islas con interconexiones estirables, que pueden estar hechas de puentes en forma de serpentina, metales líquidos, etc.12,13,14,15,16,17,18,19,20. Para ello, las islas funcionales se desacoplan casi por completo con tensión y los cableados estirables absorben casi toda la deformación.

La primera estrategia, los materiales semiconductores intrínsecamente estirables, ha logrado avances notables en los últimos años. Pueden estirarse hasta el 100 % de la tensión mientras muestran una movilidad superior a 1 cm2 V−1 s−1. Además, recientemente se han informado materiales orgánicos que son foto-modelables y también estirables, lo que permite la microfabricación basada en litografía óptica21. Sin embargo, su movilidad es un poco demasiado baja para aplicaciones de alta velocidad, como sensores de imagen con altas velocidades de cuadro, procesadores de aplicaciones móviles, etc.

La otra estrategia ha sido centrarse en el alto rendimiento del dispositivo. Una combinación de islas rígidas y cableado estirable supera a los orgánicos en rendimiento ya que se pueden usar transistores inorgánicos. Kim et al. informaron circuitos integrados de semiconductores de óxido de metal complementario estirable (CMOS) mediante transferencia de piezas de silicio monocristalino dopadas de fuente/drenaje (SD) de impresión en islas de poliimida (PI)12,14. Sin embargo, el principal inconveniente de esta estrategia es que la densidad de integración (número de transistores por unidad de área) está significativamente limitada porque la proporción de interconexiones estirables a islas rígidas debe aumentarse para acomodar la alta tensión en todo el sistema (Fig. 1a y Figura complementaria 1). Esto conduce a un dispositivo estirable voluminoso que tiene muchos puentes serpenteantes con pocas islas funcionales, lo que no es deseable tanto para la experiencia del usuario como para el costo de fabricación (Fig. 1d).

una combinación de islas funcionales rígidas e interconexiones extensibles para construir un sistema electrónico extensible. b Los dispositivos están dispuestos en cadenas serpenteantes, donde antes solo se colocaban cableados pasivos. c La densidad de integración aumenta cuando los dispositivos también se encuentran en los puentes serpenteantes además de la isla rígida (Fig. 2 complementaria para los detalles del cálculo). d La electrónica extensible voluminosa actual se puede miniaturizar mediante el enfoque propuesto.

Aquí, informamos sobre la integración a gran escala de transistores de película delgada (TFT) inorgánicos de alto rendimiento mediante la fabricación directa y la incorporación de dispositivos en cadenas serpentinas para superar este compromiso entre la densidad de integración y la capacidad de estiramiento (Fig. 1b y Fig. 2 complementaria). ). Creamos TFT inorgánicos que ya no se esconden de la tensión mecánica y resisten la deformación por sí mismos. La fabricación directa de TFT es más favorable que la impresión por transferencia de dispositivos fabricados por separado porque es un proceso mucho más simple que da como resultado un mejor rendimiento y un mayor rendimiento. En este contexto, desarrollamos una arquitectura simple de doble puerta que permite TFT de óxido metálico de alto rendimiento con excelente confiabilidad para la integración monolítica en los soportes PI a bajas temperaturas de procesamiento (≤300 °C). Estos TFT de óxido en cuerdas serpentinas pueden soportar una tensión real en virtud del revestimiento de PI, que minimiza la tensión en el dispositivo causada por la deformación. Esperamos que nuestro método realice la integración extensible a gran escala (LSI) y permita dispositivos extensibles avanzados, como sensores deformables de alta fidelidad, pantallas expandibles con alta resolución, etc.

Desde el primer informe de TFT de In-Ga-Zn-O (IGZO), ha habido un rápido progreso en el rendimiento y la confiabilidad de los TFT de óxido. Han comenzado a adoptarse en pantallas de matriz activa de dispositivos portátiles como teléfonos inteligentes y relojes inteligentes22,23,24,25,26,27,28,29.

Hasta el momento, también se ha informado de manera constante sobre la electrónica estirable que utiliza TFT de óxido, y examinamos estos estudios con énfasis en tres figuras principales de méritos, incluida la movilidad del efecto de campo, la capacidad de estiramiento y la densidad del dispositivo (Tabla complementaria 1)17,19,30,31, 32,33,34,35,36,37,38,39. Entre los informes sobre matrices TFT de óxido estirable, Kim et al. Recientemente se informó sobre un TFT a-IGZO estirable con una movilidad bastante alta de 24,9 cm2 V−1 s−1, pero solo se puede estirar hasta un 30 % y solo se colocan cuatro dispositivos en un tamaño de sustrato de 25 × 25 mm2 39. Mientras tanto, Munzenrieder et al. informó una matriz TFT a-IGZO altamente estirable que se puede estirar hasta un 210%, sin embargo, la movilidad es baja, de 11,3 cm2 V−1 s−1 y la densidad del dispositivo está limitada a 400 TFT/cm2, que es mucho menor que 42.000 TFT/ cm2 de transistores orgánicos estirables17,21. Con tal falta de informes sobre los TFT estirables que satisfagan los tres índices antes mencionados al mismo tiempo, tratamos de lograrlos todos en este estudio.

Aunque su movilidad de efecto de campo es alta (~20 cm2 V-1 s-1 para IGZO) en comparación con las TFT orgánicas, siguen siendo insatisfactorias en aplicaciones que requieren alta velocidad de procesamiento40,41. Para aumentar el rendimiento de los TFT, elegimos óxido de indio y estaño (ITO) como material de canal de alta movilidad, que originalmente se conocía como óxido conductor transparente en lugar de semiconductor. Su mayor contenido de indio (In/Sn = 9/1 en peso) que IGZO aporta una masa de electrones efectiva baja porque el radio iónico más grande del indio (en comparación con los del zinc y el galio) proporciona vías de percolación efectivas para los electrones23,42. Además, la concentración de portadores en ITO es más alta que en IGZO debido a la ausencia de supresores de portadores como el galio, y también ayuda a la conducción por percolación al vencer las barreras potenciales.

Sin embargo, la alta densidad de electrones en ITO hace que los TFT sean difíciles de apagar, incluso con una polarización de puerta negativa alta, y también provoca un cambio negativo del voltaje de umbral. Para lograr una operación de encendido/apagado adecuada, controlamos la concentración de portadores en ITO mediante la introducción de oxígeno con argón durante el proceso de pulverización (Fig. 5 complementaria). Las vacantes de oxígeno son donantes de electrones bien conocidos en semiconductores de óxido junto con dopantes de sustitución como el estaño en películas delgadas de ITO42. Por lo tanto, a medida que aumenta el contenido de vacantes de oxígeno en los semiconductores de óxido, también aumenta la concentración de electrones. Por lo tanto, introducimos gas oxígeno durante la pulverización catódica de ITO para reducir la formación de vacantes de oxígeno en la película depositada. Además de esto, su grosor físico se mantiene por debajo de los 6 nm para agotar completamente los electrones. Si una película de ITO se vuelve más gruesa, se vuelve más difícil agotar los electrones en ella por la polarización de la puerta. En otras palabras, los electrones solo se pueden agotar parcialmente y el canal posterior (lado opuesto del electrodo de puerta) no se agota. Esto puede causar una alta corriente de apagado y un cambio negativo del voltaje de umbral. Para superar esto, Li et al. informó un canal ITO ultradelgado (hasta 4 nm) para TFT de alto rendimiento con operaciones de encendido/apagado adecuadas42. Usamos este enfoque para fabricar primero TFT de ITO con una estructura de puerta inferior que incluye una capa de pasivación en la parte superior del ITO que también actúa como un tapón de grabado (Fig. 2a). Esto muestra una notable movilidad de efecto de campo de más de 60 cm2 V-1 s-1 con un aislador de puerta de SiO2 de 100 nm de espesor, que es mucho más alto que el de IGZO (Fig. 2b). Sin embargo, el voltaje de umbral fue bastante negativo (-4 V), como se mencionó anteriormente, y se volvió más severo, excediendo los -5 V, a medida que la longitud del canal se acortaba de 25 a 16 μm. Los semiconductores de óxido que están cubiertos por dieléctricos de puerta o tapones de grabado como en nuestros dispositivos pueden doparse durante el grabado en seco de tales aisladores para abrir el orificio para los contactos SD43. Esto se debe a que las partes expuestas de los semiconductores de óxido son dañadas por el plasma y, por lo tanto, se forman allí defectos de donantes como vacantes de oxígeno. Los electrones aumentados pueden difundirse desde estas regiones dopadas (lados SD) hacia el centro del canal. Esto conduce al aumento de la concentración de portadores en el canal y, por lo tanto, al cambio negativo del voltaje de umbral44,45. El impacto de la difusión del portador desde las regiones SD se vuelve más severo a medida que la longitud del canal se acorta (Fig. 6 complementaria) porque la porción de áreas donde los electrones se difunden aumenta en comparación con la parte intrínseca. Este problema es desfavorable para la reducción de TFT, que es esencial para la integración de alta densidad. También probamos la estabilidad eléctrica de este dispositivo aplicando tensión de polarización de puerta positiva durante 3 h. si bien era bastante estable, hubo un cambio positivo obvio del voltaje de umbral debido a la captura de electrones en la interfaz entre el semiconductor y el dieléctrico de la puerta46,47. Tal inestabilidad de polarización positiva empeora a medida que disminuye el grosor del semiconductor, como nuestro canal ITO de 6 nm de grosor, porque la densidad de carga aumenta dentro de una capa activa más delgada en una polarización de puerta dada. La flexión de la banda también se vuelve más pronunciada que en un canal más grueso48,49,50.

un esquema de TFT de óxido de tipo puerta inferior. b Característica de transferencia y movilidad de efecto de campo del TFT de puerta inferior. c Curvas de transferencia de TFT de puerta inferior con diferentes longitudes de canal. d Curvas de transferencia muestreadas durante la prueba de estrés de polarización de puerta positiva durante 3 h. e Ilustración de una arquitectura simple de puerta doble. f Característica de transferencia y movilidad de efecto de campo de TFT de puerta dual. g Curvas de transferencia de TFT de doble puerta con varias longitudes de canal. h Muestreos de las características de transferencia durante la prueba de estrés de polarización de puerta positiva durante 3 h. i Esquemas del proceso de fabricación de TFT de óxido junto con máscaras para fotolitografía. j Control de voltaje de umbral aplicando por separado polarización de compuerta superior e inferior. k Imagen de microscopio óptico de TFT de óxido de doble puerta. Barra de escala, 10 μm.

Una puerta adicional es una de las soluciones más poderosas para los problemas mencionados anteriormente: el cambio de voltaje de umbral con escala de longitud de canal e inestabilidad inducida por estrés de polarización. Una puerta adicional resuelve estos problemas al mejorar la capacidad de control de la puerta en el canal e inducir una flexión suave de la banda dentro del semiconductor mientras se aplica la tensión de polarización51,52,53. Sin embargo, la segunda puerta requiere pasos adicionales, que incluyen la deposición de película delgada, la fotolitografía y el modelado, lo que aumenta el costo y reduce el rendimiento.

Para evitar pasos de fabricación adicionales para la segunda puerta, fusionamos la puerta superior adicional con SD creando un espacio entre ellos, como se muestra en la Fig. 2e; por lo tanto, el número de máscaras se mantiene en cuatro, como en el proceso de puerta única. La idea es simple, pero su impacto en el rendimiento y la confiabilidad del dispositivo es espectacular. No hay histéresis en absoluto en la característica de transferencia de este TFT de doble puerta, como se muestra en la Fig. 2f, a diferencia del de puerta inferior, y los voltajes de umbral también se acercan a cero, incluso en la longitud de canal más corta de 16 μm, gracias a la capacidad de control mejorada de la puerta (Fig. 2g). Además, puede soportar tres horas de una prueba de esfuerzo de polarización sin ningún cambio de voltaje de umbral debido a la flexión más suave de la banda en el canal por las puertas en ambos lados. Además, el voltaje de umbral se puede controlar aplicando polarización por separado en la puerta superior e inferior, lo cual es útil para la configuración del circuito (Fig. 2j).

Como se mencionó anteriormente, hay un espacio entre la puerta superior adicional y SD para fusionarlos en una sola máscara. Hacer que esta brecha sea lo más pequeña posible es la forma más sencilla de obtener el mayor rendimiento del dispositivo porque se maximiza la parte del canal que activa la puerta superior. Por lo tanto, establecemos este espacio en 3 μm, que es un tamaño de característica mínimo bien garantizado de nuestras herramientas de litografía. Mientras tanto, también encontramos que la movilidad del efecto de campo seguía siendo alta (48,6 cm2 V-1 s-1) en comparación con las TFT IGZO cuando esta brecha incluso se duplica a 6 μm. Los voltajes de umbral tampoco cambiaron en absoluto, independientemente del espacio entre la puerta superior y SD (Fig. 7 complementaria). Además de esto, podemos ajustar la superposición entre la puerta inferior y el SD para reducir la capacitancia parásita entre ellos para operaciones de alta frecuencia. Probamos los TFT con varias longitudes de superposición (7, 2 y 0 μm) para estudiar el impacto de este parámetro en las características del dispositivo (Fig. 8 complementaria). Para el no superpuesto, la movilidad del efecto de campo disminuye a 45.9 cm2 V−1 s−1 debido a que los electrones en la parte de ITO donde se hacen los contactos con metales SD, no se pueden acumular en alta densidad debido a la ausencia del campo de puerta Aunque hay una pérdida en la movilidad del efecto de campo para este caso, puede compensarse con la reducción de la capacitancia parásita en el aspecto de la operación del circuito.

La Figura 3 resume el proceso para incrustar TFT en puentes serpentinos, incorporando pasos para el revestimiento de PI, despegue láser (LLO) y transferencia a elastómero. Se utiliza una oblea de vidrio de 6 pulgadas como sustrato y se cubre con una película de PI de 2,5 μm de espesor mediante revestimiento por rotación que sirve como la parte inferior del revestimiento. PI es una opción ideal para la electrónica flexible o deformable gracias a su durabilidad mecánica y resistencia térmica sustancial.

a TFT dispuestos en forma de serpentina sobre el sustrato PI. b Recubrimiento de PI superior sobre los TFT con el mismo grosor que el PI inferior para colocar los dispositivos en un plano neutral. c Grabe dos recubrimientos de PI en forma de serpentina. d, e Desprendimiento de dispositivos revestidos de PI por la técnica LLO y transferencia de los mismos a elastómero.

Diseñamos el dispositivo de la unidad para que tuviera un tamaño de 36 × 19 μm2, incluidas las almohadillas para el SD y los metales de la puerta, y la longitud y el ancho del canal se establecieron en 20 y 5 μm, respectivamente (Figs. 9 y 10 complementarios). Luego se hizo una matriz con el dispositivo en forma de serpentina (Fig. 4a, b). Después de la fabricación de las matrices TFT, se recubrieron con un segundo PI con el mismo grosor de 2,5 μm para colocar los dispositivos cerca del centro del revestimiento de PI de 5 μm de grosor (Fig. 4c). Esta parte media del revestimiento de PI entre los PI superiores e inferiores se convierte en el plano neutral donde la tensión interna llega a cero cuando se flexiona el revestimiento de PI54,55. Los TFT cerca del plano neutral del revestimiento, por lo tanto, experimentan mucha menos tensión cuando las cuerdas serpentinas se estiran y tuercen55. También realizamos un análisis de elementos finitos (FEA) para estudiar el impacto del revestimiento de PI en la deformación y confirmamos que el PI superior reduce significativamente la tensión en la matriz TFT cuando se estira. (Fig. 11 complementaria). Un grosor de dispositivo mucho más delgado (≤0,45 μm) que el revestimiento de PI (5 μm) ayuda a que el cuerpo completo de los TFT no se desvíe significativamente del plano neutral. Curiosamente, incluso la estructura de nuestros TFT es simétrica en la dirección vertical, es decir, el canal está intercalado con dos puertas y dieléctricos (Fig. 2e); por lo tanto, también ayuda que el semiconductor y las dos interfaces con los dieléctricos puedan estar cerca del plano neutro. Después de la segunda capa de PI, el revestimiento de polímero se completa modelando todo el PI con un grabado de plasma de oxígeno en forma de serpentina (Fig. 4d, e) y se puede encontrar el límite entre el polímero superior e inferior (Fig. 4f).

a TFT de óxido dispuestas en forma de serpentina antes del recubrimiento superior de PI. Barra de escala, 20 μm. b Una unidad TFT en la matriz serpentina. Barra de escala, 10 μm. c Esquemas de un TFT de óxido revestido de PI en situaciones planas y flexionadas. d, e Cadenas serpentinas de PI después del grabado de los PI superiores e inferiores. Barras de escala, 100 y 20 μm para d, e, respectivamente. f Pared lateral de puentes de serpentina PI y límite entre PI superior e inferior. Barra de escala, 2 μm.

Luego, la película de PI se transfirió de una oblea de vidrio de 6 pulgadas a un elastómero. La técnica LLO, comúnmente utilizada en la fabricación de productos electrónicos flexibles, se utilizó para separar nuestro dispositivo del sustrato de vidrio. Luego, el dispositivo se transfirió al elastómero Ecoflex, un elastómero ampliamente utilizado en estudios electrónicos estirables. La figura 3d, e muestra el proceso de transferencia exitosa de dispositivos completos desde una oblea de 6 pulgadas a un elastómero a gran escala.

Para la litografía, se utilizó un alineador de máscara tradicional con fotomáscaras que tenían un tamaño de característica mínimo de 3 μm (línea y espacio). La característica submicrónica es capaz con este alineador si las máscaras tienen un contacto fuerte con los sustratos. Sin embargo, esto a menudo conduce a la contaminación de la máscara y reduce el rendimiento en la fabricación a gran escala. Por lo tanto, utilizamos el modo de proximidad para evitar el contacto entre la máscara y la oblea para prevenir la contaminación de la máscara. La resolución en este modo se limita entonces a unos 2,5 μm. Incluso con una técnica de tan baja resolución, podríamos integrar más de 30 unidades-dispositivos en un cuadrado de tamaño 315 × 315 μm2 (>30 000 TFT/cm2) donde se puede ocupar un periodo y medio de cuerda serpentina (40 μm de ancho) ( Figura 5a). Esta es una densidad de integración mucho más alta que la matriz estirable mencionada anteriormente con transistores de Si que solo se colocan en las islas rígidas (<2000 transistores de Si/cm2)12.

a Imágenes de microscopio óptico de 25 unidades-dispositivos en cuerda serpentina estirada hasta el 100% de tensión. Barras de escala, 50 μm. b Transferir las características de 25 transistores en conexión paralela sobre la tensión de 0 a 100%. c Movilidad de efecto de campo y voltaje de encendido de TFT durante la prueba de estiramiento. La barra de error representa la desviación estándar. d, e Imagen de microscopio óptico del inversor estirable y sus curvas de transferencia de voltaje bajo tensión hasta el 100%. Barra de escala, 50 μm. f, g Esquema y fotografía de dos píxeles LED impulsados por TFT de óxido estirable, incrustados en el puente serpentino. Barra de escala, 2 mm. h Curvas de corriente-voltaje de TFT conectados a LED medidas antes y después del estiramiento. i, j Luces rojas de dos píxeles LED a medida que los voltajes de la puerta se desplazaron hacia el lado positivo al 0 % y al 100 % de las deformaciones. Barras de escala, 2 mm para ambos (i, j).

La densidad de integración de los TFT en cadenas serpentinas se puede aumentar fácilmente reduciendo el tamaño del dispositivo utilizando herramientas de litografía con resoluciones más altas, como los motores paso a paso i-line o los escáneres ArF, que se utilizan comúnmente en la fabricación de semiconductores, garantizando resoluciones de 800 nm o 100 nm. respectivamente. Debido a que el proceso para TFT de óxido es altamente compatible con los procesos típicos de semiconductores, las adopciones de tales herramientas de litografía de semiconductores también son comunes40,41. Un TFT IGZO con una longitud de canal de 180 nm por un escáner KrF (resolución ligeramente más baja que los escáneres ArF) es un ejemplo representativo en este punto56. El tamaño del dispositivo de la unidad (36 μm * 19 μm = 684 μm2) en nuestro informe se puede reducir con un paso a paso i-line o un escáner ArF a 50 μm2 o 0,8 μm2, respectivamente.

Para la prueba mecánica básica, colocamos TFT de 25 unidades en conexión paralela dentro de los puentes serpenteantes de 40 μm de ancho y lo estiramos de 0 a 100 % de tensión en intervalos de 20 % (Fig. 5a). Las características de transferencia medidas en cada intervalo casi se superponen y su movilidad de efecto de campo y el voltaje de umbral casi no cambian después de una deformación del 100% (Fig. 5b, c). También se llevó a cabo una prueba de estiramiento cíclico con las duras condiciones de una deformación del 100 %, una tasa de deformación de 1 mm/sy 10 000 veces de deformación. Los TFT revestidos con PI manejaron con éxito esta prueba repetida de estiramiento y liberación (Figura complementaria 12 y Video 1).

Después de confirmar la excelente confiabilidad mecánica de los TFT, construimos dos ejemplos para demostrar su aplicación en circuitos integrados extensibles y pantallas. La figura 5d muestra que el inversor consta de 25 unidades TFT. Entre los dispositivos, las puertas de 5 TFT se vincularon con una línea de suministro de energía (conexión de diodo). El inversor fabricado funcionó bien, incluso con una deformación del 100 %, y sus curvas de transferencia de voltaje también permanecieron casi sin cambios tras la deformación (Fig. 5e).

La figura 5f muestra el diagrama de dos diodos emisores de luz (LED) conectados con TFT estirables para la demostración de la aplicación de visualización. El LED tiene un tamaño de 1,6 × 0,8 mm2 y está colocado a ambos lados de TFT estirables (Fig. 5g). El voltaje de conducción (VDD) se suministra a través de los TFT, no directamente a los LED como los de los píxeles de la pantalla. Aunque se aplican continuamente 5 V al terminal de drenaje, una polarización de puerta negativa apaga completamente los TFT y bloquea el flujo de corriente a los LED (Fig. 5h). A medida que el voltaje de la compuerta pasó al lado positivo, los TFT se encendieron y el LED comenzó a brillar (Video complementario 2 y 3). El brillo del LED aumentó gradualmente a medida que la puerta se polarizó más positivamente (Fig. 5i, j). La estabilidad superior bajo deformación se confirmó una vez más con la superposición de dos curvas de corriente-voltaje de TFT conectados a LED medidos a 0 y 100% de tensión (Fig. 5h). Cada letra de 'STRECHABLE' en la muestra está uniformemente separada junto con la dirección de estiramiento. Esto significa que los electrodos de metal y los TFT en cuerdas serpentinas también se estiraron uniformemente durante la prueba mecánica.

En resumen, presentamos transistores inorgánicos estirables 'realmente' con alto rendimiento y excelente estabilidad eléctrica y mecánica. La alta densidad de integración (>30 000 transistores/cm2) se logra mediante la incorporación directa de TFT de óxido en cuerdas serpentinas, donde los electrodos pasivos generalmente se colocaban en matrices estirables inorgánicas anteriores. Las características eléctricas se conservaron incluso después de que los TFT estirables se estiraran al 100 %, gracias al revestimiento de PI. Además, nuestro enfoque se basa en las técnicas estándar de fabricación de semiconductores/pantallas. Por lo tanto, se pueden lograr características de dispositivo uniformes y de alto rendimiento. Esperamos que nuestro enfoque allane el camino para fabricar productos estirables altamente miniaturizados que requieran un alto rendimiento y confiabilidad.

El barniz de poliimida (KPI-1500, Komec) se revistió por rotación sobre una oblea de vidrio de 6 pulgadas a 2500 RPM durante 2 min. La oblea se secó a 80 °C durante 10 min y se horneó a 450 °C durante una hora con purga de N2. Como capas tampón, SiNx y SiO2 se depositaron secuencialmente mediante deposición química de vapor mejorada con plasma (PECVD) a 300 °C con un espesor de 10 nm para cada una. Las capas de Mo (15 nm) e ITO (5 nm) también se pulverizaron secuencialmente y se modelaron como una puerta inferior mediante fotolitografía (MA6, SUSS MicroTec) y la técnica de grabado húmedo (MA-SO2, Dongwoo Finechem).

Esta puerta inferior se cubrió con PECVD SiO2 de 100 nm de espesor como dieléctrico de puerta a 300 °C y la capa del canal ITO se sometió a pulverización catódica sobre el SiO2. Para la deposición de ITO, la potencia de plasma de corriente continua (CC) se mantuvo en 150 W y se introdujo O2 a un caudal de 1,0 SCCM además de Ar como gas de pulverización catódica (24 SCCM), para controlar la concentración de portadores en ITO. También se depositó SiO2 de 10 nm de espesor en el canal ITO para proteger la capa del canal de los daños causados por los productos químicos húmedos y el plasma durante el proceso de grabado posterior. La capa activa, compuesta por ITO y SiO2, modelada mediante la técnica de grabado en seco utilizando una mezcla gaseosa de Cl2 y Ar (50/50 SCCM) y la presión de trabajo y la potencia del plasma de radiofrecuencia (RF) se mantuvieron a 5 mTorr y 350 W. , respectivamente.

Luego se depositó el segundo aislante de puerta sobre la capa activa usando PECVD a 300 °C con un espesor de 140 nm. Los orificios de contacto se grabaron en seco utilizando gases CF4 y Ar (80/20 SCCM), con una presión de trabajo de 5 mTorr y una potencia de plasma de RF de 300 W. Las capas aislantes, incluidos los dieléctricos de puerta superior/inferior y los amortiguadores, fueron grabados en esta etapa, excepto por el área activa con algunos márgenes (como se muestra con la línea discontinua en la Fig. 2k) para exponer la superficie de poliimida desnuda. Después del grabado de los dieléctricos, las capas metálicas de Mo (20 nm)/Al (100 nm)/Mo (30 nm) se sometieron a pulverización catódica y se modelaron como contactos SD, compuerta superior adicional y almohadillas de medición mediante grabado en húmedo con el mismo grabador para la compuerta inferior. modelado A continuación, se llevó a cabo un recocido térmico durante 2 horas a 300 °C en vacío. Otro barniz de poliimida (VTECTM PI-1388, RBI) se revistió por rotación a 4000 RPM durante 3 min y se secó a 120 °C durante 3 min. El horneado final se realizó a 250 °C durante una hora al vacío (Fig. 3b). La máscara dura de ITO de 10 nm de espesor se sometió a pulverización catódica sobre el PI superior y se modeló mediante grabado en seco con las mismas condiciones para el grabado de la capa activa. Finalmente, el PI inferior y superior se grabaron a través de esta máscara dura de ITO en forma de serpentina con plasma de O2 y se eliminó una máscara de ITO con el mismo grabador húmedo para el patrón de puerta (Fig. 3c).

En primer lugar, los dispositivos fabricados en la oblea de vidrio se laminaron con película pick-up (SPV-P-367K, Nitto Denko). A continuación, se despegaron de la oblea de vidrio mediante la técnica LLO (KORONATM, sistemas AP). Las matrices TFT se transfirieron temporalmente a la película captadora en este paso. El precursor de elastómero (Ecoflex 00-30, Smooth-On) se vertió sobre la película de recogida para cubrir todos los dispositivos en la película y se curó durante 3 horas a temperatura ambiente. Después del curado del elastómero, el proceso de transferencia se completó al separar la película de recogida (Fig. 14 complementaria).

Las características de transferencia de los TFT y las pruebas de estrés se realizaron en el aire utilizando un analizador de dispositivos semiconductores (B1500A, Keysight). La movilidad del efecto de campo en un régimen de saturación se estimó a partir de las características de transferencia mediante la siguiente ecuación: ID,sat = μFE(WCi/2L)(VGS−Vth)2 donde ID,sat, W, L, Ci, VGS y Vth son la corriente de drenaje en régimen de saturación, el ancho del canal, la longitud del canal, la capacitancia de puerta por unidad de área, el voltaje de puerta a fuente y el voltaje de umbral, respectivamente. Para los TFT de puerta única, el Ci proviene únicamente del dieléctrico de puerta inferior de SiO2 de 100 nm de espesor. Por otro lado, hay dos condensadores en TFT de doble puerta; por lo tanto, Ci en este caso es la suma de las capacitancias de la puerta superior (CTG,i) y la puerta inferior (CBG,i). La movilidad de efecto de campo de las pantallas TFT de doble puerta en el presente estudio está algo subestimada porque el tamaño de la puerta superior se fijó igual al de la puerta inferior para la extracción de movilidad, aunque el área de la puerta superior es más pequeña que la de la puerta inferior en la estructura TFT propuesta debido a la región de compensación. Consideramos que esta es una forma más estricta y conservadora de evaluar nuestra TFT porque la puerta superior, incluida la región de desplazamiento, en realidad ocupa el mismo espacio que la puerta inferior y es una comparación más justa que las TFT convencionales de puerta doble, que tienen un tamaño equivalente de puertas superior e inferior.

Los autores declaran que todos los datos que respaldan los hallazgos de este estudio están disponibles en el artículo y sus archivos de información complementaria o del autor correspondiente a pedido razonable.

En la versión en pdf del artículo había un error en el salto de línea en la página 3, línea 5, esto ahora se ha corregido en la versión en pdf del artículo.

Wang, S. et al. Electrónica de piel a partir de la fabricación escalable de una matriz de transistores intrínsecamente estirable. Naturaleza 555, 83–88 (2018).

Artículo ADS CAS PubMed Google Scholar

Chortos, A. et al. Persiguiendo la piel electrónica protésica. Nat. Mate. 15, 937–950 (2016).

Artículo ADS CAS PubMed Google Scholar

Kim, J. et al. Electrónica estirable de nanocintas de silicio para prótesis de piel. Nat. común 5, 5747 (2014).

Artículo ADS CAS PubMed Google Scholar

Dai, Y. et al. Transistores estirables y circuitos funcionales para electrónica integrada humana. Nat. Electrón. 4, 17–29 (2021).

Artículo CAS Google Académico

Chortos, A. et al. Investigación de factores limitantes en transistores de carbono estirables para una electrónica estirable confiable. ACS Nano 11, 7925–7937 (2017).

Artículo CAS PubMed Google Académico

Zhang, G. et al. Enfoque versátil de red de polímero interpenetrante para dispositivos electrónicos robustos y estirables. química Mate. 29, 7645–7652 (2017).

Artículo CAS Google Académico

Molina-López, F. et al. Conjunto de transistores sinápticos estirables y de bajo voltaje impresos con inyección de tinta. Nat. común 10, 2676 (2019).

Artículo ADS CAS PubMed PubMed Central Google Scholar

Oh, JY et al. Película de polímero semiconductor autorreparable estirable para matriz de detección de tensión de matriz activa. ciencia Adv. 5, eaav3097 (2019).

Artículo ADS CAS PubMed PubMed Central Google Scholar

Guan, Y.-S. et al. Nanopelícula semiconductora gomosa ensamblada interfacial aire/agua para electrónica totalmente integrada gomosa. ciencia Adv. 6, eabb3656 (2020).

Artículo ADS CAS PubMed PubMed Central Google Scholar

Sim, K. et al. Electrónica integrada completamente gomosa de semiconductores intrínsecamente estirables de alta movilidad efectiva. ciencia Adv. 5, eaav5749 (2019).

Artículo ADS PubMed PubMed Central CAS Google Scholar

Wang, W. et al. Transistores y circuitos intrínsecamente estirables insensibles a la tensión. Nat. Electrón. 4, 143–150 (2021).

Artículo CAS Google Académico

Kim, D.-H. et al. Materiales y diseños de mallas no coplanares para circuitos integrados con respuestas elásticas lineales a deformaciones mecánicas extremas. proc. Academia Nacional. ciencia EE. UU. 105, 18675–18680 (2008).

Artículo ADS CAS PubMed PubMed Central Google Scholar

Ko, HC et al. Una cámara ocular electrónica hemisférica basada en optoelectrónica de silicio comprimible. Naturaleza 454, 748–753 (2008).

Artículo ADS CAS PubMed Google Scholar

Kim, D.-H. et al. Diseños estructurales optimizados para circuitos integrados de silicio estirable. Pequeño 5, 2841–2847 (2009).

Artículo CAS PubMed Google Académico

Hu, X. et al. Sistemas electrónicos de semiconductores inorgánicos estirables. Adv. Mate. 23, 2933–2936 (2011).

Artículo CAS PubMed Google Académico

Matsuhisa, N. et al. Conductores elásticos imprimibles de alta conductividad para aplicaciones textiles electrónicas. Nat. común 6, 7461 (2015).

Artículo ADS CAS PubMed Google Scholar

Münzenrieder, N. et al. Electrónica de película delgada de óxido estirable y conformable. Adv. Electrón. Mate. 1, 1400038 (2015).

Artículo CAS Google Académico

Yoon, J. et al. Textiles electrónicos robustos y estirables a base de óxido de zinc indio galio formados por impresión de transferencia asistida por cilios. Nat. común 7, 11477 (2016).

Artículo ADS CAS PubMed PubMed Central Google Scholar

Cantarella, G. et al. Diseño de sustrato elastomérico diseñado para sensores y dispositivos activos estirables. Adv. Función Mate. 28, 1705132 (2018).

Artículo CAS Google Académico

Kim, JO et al. Película dieléctrica de polímero híbrido habilitada para la modificación de la estructura de la red con zirconia para las aplicaciones de transistores estirables. Adv. Función Mate. 30, 1906647 (2020).

Artículo CAS Google Académico

Zheng, Y.-Q. et al. Microlitografía óptica monolítica de circuitos elásticos de alta densidad. Ciencia 373, 88–94 (2021).

Artículo ADS CAS PubMed Google Scholar

Nomura, K. et al. Transistor de película delgada fabricado en semiconductor de óxido transparente monocristalino. Ciencia 300, 1269–1272 (2003).

Artículo ADS CAS PubMed Google Scholar

Nomura, K. et al. Fabricación a temperatura ambiente de transistores de película delgada flexibles y transparentes utilizando semiconductores de óxido amorfo. Naturaleza 432, 488–492 (2004).

Artículo ADS CAS PubMed Google Scholar

K. Park, S.-H. et al. Transistores de película delgada de ZnO transparentes y fotoestables para controlar un panel de visualización de diodos emisores de luz orgánicos de matriz activa. Adv. Mate. 21, 678–682 (2009).

Artículo CAS Google Académico

Ah, H. et al. Inestabilidad de polarización negativa acelerada por fotones que involucra la creación de estados de subbrecha en transistores de película delgada amorfos de In-Ga-Zn-O. aplicación física Letón. 97, 183502 (2010).

Artículo ADS CAS Google Académico

Jeon, S. et al. Arquitectura de dispositivo de tres terminales cerrada para eliminar la fotoconductividad persistente en matrices de fotosensores de semiconductores de óxido. Nat. Mate. 11, 301–305 (2012).

Artículo ADS CAS PubMed Google Scholar

Kim, Y.-H. et al. Dispositivos flexibles de óxido de metal hechos por activación fotoquímica a temperatura ambiente de películas sol-gel. Naturaleza 489, 128–132 (2012).

Artículo ADS CAS PubMed Google Scholar

Yu, X. et al. Óxidos metálicos para aplicaciones optoelectrónicas. Nat. Mate. 15, 383–396 (2016).

Artículo ADS CAS PubMed Google Scholar

Papadopoulos, N. et al. Etiquetas de pantalla táctil basadas en electrónica de película delgada para Internet de todo. Nat. Electrón. 2, 606–611 (2019).

Artículo PubMed PubMed Central Google Académico

Sharma, BK et al. Transferencia de rollo controlada por carga de transistores de óxido para electrónica extensible. Adv. Función Mate. 23, 2024–2032 (2013).

Artículo CAS Google Académico

Romeo, A. et al. Transistores de película delgada de óxido de metal estirable sobre sustrato de ingeniería para aplicaciones de piel electrónica. en 2015 37a Conferencia Internacional Anual de la Sociedad de Ingeniería en Medicina y Biología del IEEE (EMBC) 8014–8017 (2015).

Parque, CW et al. Patrones basados en fotolitografía de interconexiones de metal líquido para circuitos extensibles monolíticamente integrados. Aplicación ACS. Mate. Interfaces 8, 15459–15465 (2016).

Artículo CAS PubMed Google Académico

Cantarella, G. et al. Transistores y circuitos de película delgada doblados sobre elastómeros blandos para electrónica extensible. Aplicación ACS. Mate. Interfaces 9, 28750–28757 (2017).

Artículo CAS PubMed Google Académico

Parque, CW et al. Matriz activa estirable de transistores de película delgada de óxido con interconexiones monolíticas de metal líquido. aplicación física Expreso 11, 126501 (2018).

Artículo ANUNCIOS Google Académico

Hasan, MM et al. Transistores robustos de película delgada de óxido con capa enterrada CNT integrada para electrónica estirable. IEEE J. Electron Devices Soc. 7, 801–807 (2019).

Artículo CAS Google Académico

Sim, K. et al. Electrónica multifuncional suave e imperceptible basada en nanomembranas semiconductoras de óxido de metal para interfaces hombre-máquina portátiles. ciencia Adv. 5, eaav9653 (2019).

Artículo ADS CAS PubMed PubMed Central Google Scholar

Jang, H.-W. et al. Impacto del espesor de la película de poliimida para mejorar la robustez mecánica de los transistores de película delgada de InGaZnO estirables preparados en sustratos de elastómero de dimensión ondulada. Aplicación ACS. Mate. Interfaces 11, 34076–34083 (2019).

Artículo CAS PubMed Google Académico

Han, K.-L. et al. Durabilidad mecánica de TFT a-IGZO flexibles/estirables en isla PI para aplicaciones electrónicas portátiles. Aplicación ACS. Electrón. Mate. 3, 5037–5047 (2021).

Artículo CAS Google Académico

Kim, Y. et al. Una película de polímero de ingeniería de módulo con robustez mecánica para la aplicación a una plataforma de sustrato altamente deformable en electrónica estirable. química Ing. J. 431, 134074 (2022).

Artículo CAS Google Académico

Ozer, E. et al. Un motor de procesamiento de aprendizaje automático cableado fabricado con transistores de película delgada de óxido de metal submicrónico sobre un sustrato flexible. Nat. Electrón. 3, 419–425 (2020).

Artículo Google Académico

Biggs, J. et al. Un microprocesador Arm de 32 bits nativamente flexible. Naturaleza 595, 532–536 (2021).

Artículo ADS CAS PubMed Google Scholar

Li, S. et al. Óxido de indio y estaño con un espesor nanométrico para electrónica avanzada de alto rendimiento. Nat. Mate. 18, 1091–1097 (2019).

Artículo ADS CAS PubMed Google Scholar

Mativenga, M. et al. Rendimiento de TFT a-IGZO de 5 nm con varias longitudes de canal y un tapón de grabado fabricado por exposición UV posterior. Electrón IEEE. Dispositivo Lett. 33, 824–826 (2012).

Artículo ADS CAS Google Académico

Kang, DH et al. Dependencia del voltaje de umbral en la longitud del canal en transistores de película delgada de óxido de zinc-indio-galio amorfo. aplicación física Letón. 102, 083508 (2013).

Artículo ADS CAS Google Académico

Kim, HW et al. Influencia de la longitud efectiva del canal en transistores de película delgada de óxido de zinc-indio-galio-amorfo coplanares autoalineados con diferentes temperaturas de recocido. aplicación física Letón. 113, 022104 (2018).

Artículo ADS CAS Google Académico

Suresh, A. et al. Estabilidad de tensión de polarización de transistores de película delgada transparente basados en canales de óxido de zinc de indio y galio. aplicación física Letón. 92, 033502 (2008).

Artículo ADS CAS Google Académico

Cho, EN et al. Análisis de la inestabilidad de la tensión de polarización en transistores de película delgada amorfos de InGaZnO. Trans. IEEE. Materia del dispositivo. rel. 11, 112–117 (2011).

Artículo CAS Google Académico

Ah, H. et al. Estabilidad de iluminación de polarización mejorada del transistor de película delgada de óxido a través de la inserción de una barrera de carga positiva ultrafina en el material activo. aplicación física Letón. 99, 022105 (2011).

Artículo ADS CAS Google Académico

Li, Y. et al. Efecto del grosor del canal en el rendimiento eléctrico del transistor de película delgada IGZO amorfo con dieléctrico de óxido de alúmina depositado en una capa atómica. actual aplicación física 14, 941–945 (2014).

Artículo ANUNCIOS Google Académico

Xu, Y. et al. Sobre el origen del transporte de carga mejorado en transistores de película delgada In-Ga-Zn-O de doble puerta: una perspectiva de ruido de baja frecuencia. Electrón IEEE. Dispositivo Lett. 36, 1040–1043 (2015).

Artículo ADS CAS Google Académico

Chen, T.-L. et al. Accionamiento de corriente mejorado de transistores de película delgada α-IGZO de doble puerta. Electrón IEEE. Dispositivo Lett. 34, 417–419 (2013).

Artículo ADS CAS Google Académico

Él, X. et al. Implementación de TFT a-IGZO de doble puerta de homounión completamente autoalineadas. Electrón IEEE. Dispositivo Lett. 35, 927–929 (2014).

Artículo ADS CAS Google Académico

Hernández-Barrios, Y. et al. Modelo analítico de corriente-voltaje para TFT a-IGZO de doble puerta con estructura simétrica para umbral superior. Trans. IEEE. Electrón. Dispositivos 67, 1980–1986 (2020).

Artículo ANUNCIOS Google Académico

Kim, D.-H. et al. Circuitos integrados de silicio extensibles y plegables. Ciencia 320, 507–511 (2008).

Artículo ADS CAS PubMed Google Scholar

Kim, Y.-H. et al. TFT de óxido de plano neutro muy resistentes que soportan un radio de curvatura de 0,25 mm para componentes electrónicos estirables. ciencia Rep. 6, 25734 (2016).

Artículo ADS CAS PubMed PubMed Central Google Scholar

Jeon, S. et al. Transistor de película delgada de óxido a escala nanométrica con potencial para aplicaciones de sensor de imagen de alta densidad. Aplicación ACS. Mate. Interfaces 3, 1–6 (2011).

Artículo CAS PubMed Google Académico

Descargar referencias

Este trabajo fue apoyado en parte por la subvención del Instituto para la Promoción de Tecnologías de la Información y las Comunicaciones (IITP) financiada por el gobierno de Corea (MSIT) (2017-0-00048-005, Desarrollo de tecnologías centrales para paneles táctiles de entrada/salida en Skintronics (Skin Electronics )) y la subvención de la Fundación Nacional de Investigación de Corea (NRF) financiada por el gobierno de Corea (MSIT) (2020M3H4A3081897, Desarrollo de tecnología de backplane y plataforma de evaluación para los materiales en el canal ultrapequeño/TFT altamente flexibles).

Laboratorio de Investigación Creativa de TIC, Instituto de Investigación de Electrónica y Telecomunicaciones (ETRI), Daejeon, 34129, República de Corea

Himchan Oh, Ji-Young Oh, Chan Woo Park, Jae-Eun Pi, Jong-Heon Yang y Chi-Sun Hwang

También puede buscar este autor en PubMed Google Scholar

HO diseñó los experimentos y fabricó las matrices TFT. CWP sugirió la idea de un revestimiento de plástico para transistores y J.-YO transfirió los dispositivos fabricados a elastómeros. La caracterización eléctrica y las pruebas de estrés de polarización fueron realizadas por HO y los datos fueron analizados y discutidos con J.-EP, J.-HY y C.-SH La prueba mecánica de transistores estirables fue realizada por HO y J.-YO Finalmente, HO escribió el manuscrito y todos los autores lo revisaron y participaron en la revisión de los contenidos.

Correspondencia a Chi-Sun Hwang.

Los autores declaran no tener conflictos de intereses.

Nature Communications agradece a Perdro Barquinha, Guozhen Shen y Binghao Wang por su contribución a la revisión por pares de este trabajo.

Nota del editor Springer Nature se mantiene neutral con respecto a los reclamos jurisdiccionales en mapas publicados y afiliaciones institucionales.

Acceso abierto Este artículo tiene una licencia internacional Creative Commons Attribution 4.0, que permite el uso, el intercambio, la adaptación, la distribución y la reproducción en cualquier medio o formato, siempre que se otorgue el crédito correspondiente al autor o autores originales y a la fuente. proporcionar un enlace a la licencia Creative Commons e indicar si se realizaron cambios. Las imágenes u otro material de terceros en este artículo están incluidos en la licencia Creative Commons del artículo, a menos que se indique lo contrario en una línea de crédito al material. Si el material no está incluido en la licencia Creative Commons del artículo y su uso previsto no está permitido por la regulación legal o excede el uso permitido, deberá obtener el permiso directamente del titular de los derechos de autor. Para ver una copia de esta licencia, visite http://creativecommons.org/licenses/by/4.0/.

Reimpresiones y permisos

Oh, H., Oh, JY., Park, CW et al. Integración de alta densidad de transistores de película delgada inorgánica estirable con excelente rendimiento y confiabilidad. Nat Comun 13, 4963 (2022). https://doi.org/10.1038/s41467-022-32672-8

Descargar cita

Recibido: 24 enero 2022

Aceptado: 10 de agosto de 2022

Publicado: 24 agosto 2022

DOI: https://doi.org/10.1038/s41467-022-32672-8

Cualquier persona con la que compartas el siguiente enlace podrá leer este contenido:

Lo sentimos, un enlace para compartir no está disponible actualmente para este artículo.

Proporcionado por la iniciativa de intercambio de contenido Springer Nature SharedIt

Al enviar un comentario, acepta cumplir con nuestros Términos y Pautas de la comunidad. Si encuentra algo abusivo o que no cumple con nuestros términos o pautas, márquelo como inapropiado.

Noticias

Integración de alta densidad de transistores de película delgada inorgánica estirable con excelente rendimiento y confiabilidad